2022年計(jì)算機(jī)考研408真題（11-22）

考研408計(jì)算機(jī)統(tǒng)考分兩部分，80分單項(xiàng)選擇題和70分大題，滿分150分。單項(xiàng)選擇題總共80分，每小題2分，40小題。單項(xiàng)選擇題，1-10題是數(shù)據(jù)結(jié)構(gòu)部分；11-22題是計(jì)算機(jī)組成原理部分；23-32題是操作系統(tǒng)部分；33-40題是計(jì)算機(jī)網(wǎng)絡(luò)部分。綜合應(yīng)用題70分，共7小題，41和42題是數(shù)據(jù)結(jié)構(gòu)題，分值各為10分和15分；43和44題是計(jì)算機(jī)組成原理題，各占8分和13分；45和46題是操作系統(tǒng)題，各占7分和8分；47題是計(jì)算機(jī)網(wǎng)絡(luò)題，分值為9分。為了方便大家更好的來備考，小編為大家整理了“2022年408計(jì)算機(jī)考研真題”，希望可以幫助大家更好的復(fù)習(xí)408計(jì)算機(jī)考研內(nèi)容。

2022年考研408計(jì)算機(jī)統(tǒng)考考研真題

一、單項(xiàng)選擇題（第1～40小題，每小題2分，共80分。下列每題給出的四個(gè)選項(xiàng)中，只有一個(gè)選項(xiàng)最符合試題要求）

11、對(duì)數(shù)據(jù)進(jìn)行排序時(shí)，若采用直接插入排序而不采用快速排序，則可能的原因是（  ）。

I.大部分元素已有序

II.待排序元素?cái)?shù)量很少

III.要求空間復(fù)雜度為O(1)

IV.要求排序算法是穩(wěn)定的

A.僅I、II

B.僅III、IV

C.僅I、II、IV

D.I、II、III、IV

12、某計(jì)算機(jī)主頻為1GHz，程序P運(yùn)行過程中，共執(zhí)行了10000條指令，其中，80%的指令執(zhí)行平均需1個(gè)時(shí)鐘周期，20%的指令執(zhí)行平均需10個(gè)時(shí)鐘周期。程序P的平均CPI和CPU執(zhí)行時(shí)間分別是（  ）。

A.2.8，28us

B.28，28us

C.2.8，28ms

D.28，28ms

13、32位補(bǔ)碼所能表示的整數(shù)范圍是（  ）。

A.-232~231-1

B.-231~231-1

C.-232~232-1

D.-231~232-1

14、-0.4375的IEEE754單精度浮點(diǎn)數(shù)表示為（  ）。

A.BEE0 0000H

B.BF60 0000H

C.BF70 0000H

D.C0E0 0000H

15、某計(jì)算機(jī)主存地址為24位，采用分頁虛擬存儲(chǔ)管理方式，虛擬地址空間大小為4GB，頁大小為4KB，按字節(jié)編址。某進(jìn)程的頁表部分內(nèi)容如下表所示。當(dāng)CPU訪問虛擬地址00082840H，虛-實(shí)地址轉(zhuǎn)換的結(jié)果是（  ）。

虛頁號(hào) 實(shí)頁號(hào)（頁框號(hào)） 存放位

82 024H 0

... ... ...

129 180H 1

130 018H 1

A.得到主存地址02 4840H

B.得到主存地址18 0840H

C.得到主存地址01 8840H

D.檢測(cè)到缺頁異常

16、某計(jì)算機(jī)主存地址為32位，按字節(jié)變化，某Cache的數(shù)據(jù)區(qū)容量為32KB，主存塊大小為64B，采用8路組相聯(lián)映射方式，該Cache中比較器的個(gè)數(shù)和位數(shù)分別為（  ）。

A.8，20

B.8，23

C.64，20

D.64，23

17、某內(nèi)存條包含8個(gè)8192×8192×8位的DRAM芯片，按字節(jié)編址，支持突發(fā)傳送方式，對(duì)應(yīng)存儲(chǔ)器總線寬度為64位，每個(gè)DRAM芯片內(nèi)有一個(gè)行緩沖區(qū)。下列關(guān)于該內(nèi)存條的敘述中，不正確的是（  ）。

A.內(nèi)存條的容量為512MB

B.采用多模塊交叉編址方式

C.芯片的地址引腳為26位

D.芯片內(nèi)行緩沖有8192×8位

18、下列選項(xiàng)中，屬于指令集體系結(jié)構(gòu)（ISA）規(guī)定的內(nèi)容是（  ）。

Ⅰ.指令字格式和指令類型

Ⅱ.CPU的時(shí)鐘周期

Ⅲ.通用寄存器個(gè)數(shù)和位數(shù)

Ⅳ.加法器的進(jìn)位方式

A.僅Ⅰ、Ⅱ

B.僅Ⅰ、Ⅲ

C.僅Ⅱ、Ⅳ

D.僅Ⅰ、Ⅲ、Ⅳ

19、設(shè)計(jì)某指令系統(tǒng)時(shí)，假設(shè)采用16位定長(zhǎng)指令字格式，操作碼使用擴(kuò)展編碼方式，地址碼為6位，包含零地址、一地址和二地址3種格式的指令。若二地址指令有12條，一地址指令有254條，則零地址指令的條數(shù)最多為（  ）。

A.0

B.2

C.64

D.128

20、將高級(jí)語言源程序轉(zhuǎn)換為可執(zhí)行目標(biāo)文件的主要過程是（  ）。

A.預(yù)處理→編譯→匯編→鏈接

B.預(yù)處理→匯編→編譯→鏈接

C.預(yù)處理→編譯→鏈接→匯編

D.預(yù)處理→匯編→鏈接→編譯

21、下列關(guān)于中斷I/O方式的敘述中，不正確的是（  ）。

A.適用于鍵盤、針式打印機(jī)等字符型設(shè)備

B.外設(shè)和主機(jī)之間的數(shù)據(jù)傳送通過軟件完成

C.外設(shè)準(zhǔn)備數(shù)據(jù)的時(shí)間應(yīng)小于中斷處理時(shí)間

D.外設(shè)為某進(jìn)程準(zhǔn)備數(shù)據(jù)時(shí)CPU可運(yùn)行其他進(jìn)程

22、下列關(guān)于并行處理技術(shù)的敘述中，不正確的是（  ）。

A.多核處理器屬于MIMD結(jié)構(gòu)

B.向量處理器屬于SIMD結(jié)構(gòu)

C.硬件多線程技術(shù)只可用于多核處理器

D.SMP中所有處理器共享單一物理地址空間